累~~
又是忙碌的一天
為了VLSI final project犧牲許多時間
CIC非常不穩定
動不動就當機
搞了一整天效果很差
算了...
DRC LVS盡力而為
能夠拼出完整的16bits CLA就偷笑啦
晚上受不了報告的壓力
逃離了CIC
... ...
不過不是回家睡覺
而是去上劉Sir的電子學
暑假速度好快
已經教完第二章了
要趕緊跟上複習進度
這裡敗完全被VLSI打亂作息
好累好累的一天...
Today's Visitors: 0 Total Visitors: 4
