電子三甲 D9932004 王俊傑
電子三甲 D9932004 王俊傑
何謂傳播延遲時間
邏輯電路的訊號輸入到訊號輸出會有延遲。
何謂準備時間
邏輯元件中的正反器,由時脈訊號控制輸出的狀態,在時脈訊號的上升緣或下降緣時才允許輸出狀態作改變。
為了正常的讀取輸入資料,此邊緣觸發的正反器需要輸入資料在Clk變為低準位之前就要有穩定了一些時間的訊號。
何謂保持時間
輸入端In也需要在Clk負緣之後保持住一段時間,稱作保持時間。
Today's Visitors: 0 Total Visitors: 5
我們的未來 ♥(1)










Only members can post a comment, Login first