佈局設計規格
佈局設計規格
是一種電子設計自動化(electronic design automation, EDA)工具,其功能為驗證特定積體電路與其原始電路設計之間的差異有無異常。設計規範驗證(design rule check,DRC)可修正並檢驗佈局(layout)是否符合設計規範,但DRC無法保證在佈局完全符合設計規範的情況下,線路依舊維持設計者的預期,而LVS則是這個階段的最適合的解決方案。
| Sun | Mon | Tue | Wed | Thu | Fri | Sat |
|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 8 | 9 | 10 | 11 | 12 | 13 | 14 |
| 15 | 16 | 17 | 18 | 19 | 20 | 21 |
| 22 | 23 | 24 | 25 | 26 | 27 | 28 |
| 29 | 30 | 31 |